Requested document:

JP1160117 click here to view the pdf document

SHIFT CIRCUIT	
Patent Number:	
Publication date:	1989-06-23
Inventor(s):	OTSUBO SHUJI
Applicant(s):	TOKYO SHIBAURA ELECTRIC CO
Requested Patent:	☐ <u>JP1160117</u>
Application Number:	JP19870317859 19871216
Priority Number(s):	JP19870317859 19871216
IPC Classification:	H03M13/00
EC Classification:	
Equivalents:	JP1738575C, JP4023451B
Abstract	
PURPOSE:To quicken the bit shift of many bits independently of the clock by allowing the shift operation of each basic shift circuit to be implemented by the switching of a bit signal by a selection circuit. CONSTITUTION:A basic shift circuit SmA detects whether or not a bit signal of a prescribed content is included in bit signals from the most significant bit till the high-order 2A-bit in n-bit input data. When the bit signal of a prescribed content is included, the input data is outputted as it is to the next-stage basic shift circuit SmA-1 and if not included, each bit signal being lower than the 2A-bit is switchingly outputted to the high-order bit of the basic shift circuit SmA-1, of the next stage so that the signal of the 2A+1-th bit is the most significant bit in place of each bit signal from the most significant bit till the high-order 2A-th bit of the input data. Since the bit shift for lots of bits is applied by the switching selection of the bit signal without applying the shift operation using the clock, the shift speed id improved.	
Data supplied from the esp@cenet database - I2	

⑩ 公 開 特 許 公 報 (A) 平1 - 160117

⑤Int.Cl.⁴

識別記号

庁内整理番号

④公開 平成1年(1989)6月23日

H 03 M 13/00

6832-5 J

審査請求 有 発明の数 1 (全5頁)

匈発明の名称 シフト回路

②特 願 昭62-317859

22出 願 昭62(1987)12月16日

@発 明 者 大 坪 修 二 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

⑩出 願 人 株 式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

砂代 理 人 弁理士 鈴江 武彦 外2名

明 細 普

1. 発明の名称シフト回路

2. 特許請求の範囲

(1) n ビットの入力信号(A1, A2, … An) より成る入力データに対し、n≥2 * なる関係を 満たすmの最大値をm A としm A + 1 個の基本シ フト回路 Si (i = m A, m A - 1, … … 0) の縦 続接続を備え、

各基本シフト回路 S I はに n 2 「 ト の 2 「 ト の 2 「 ト の 2 「 ト の 2 「 ト の 2 下 の の と た れ か 日 の か か 信 号 校 出 内 の と た れ か で の か か 信 号 校 出 内 で の か か 信 号 校 出 内 で の か か 信 号 校 出 内 で の の と れ か で の の と れ か で の の と ま れ で の の に は 日 号 が の の い ト 位 日 ま で の 各 に は 2 「 ト 日 る に い ト 位 に ッ ト 信 号を な の と に か ら 2 「 本 の 4 に か ら 2 「 ト 日 よ り も 下 位 の 4 に か ら 2 「 ト 日 よ り も 下 位 の 4 に か ら 2 「 ト 日 よ り も 下 位 の 4 に か ら 2 に か ら 2 に か ら 2 に か ら 2 に か ら 2 に か ら 2 に か ら 2 に か ら 2 に か ら 2 に か ら 3 に か ら 4 に か ら 5 に か ら

3 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

この発明はシフト回路に関し、特にエラー訂正システム等に使用されるシフト回路に関する。

(従来の技術)

エラー訂正システムに使用されるシフト回路

としては、カウンタ付のシフト回路が通常使用されている。これは、入力データの各ピット信号をクロックに同期して1ピットづつシフトし、入力データの何ピット目に"1°(あるいは"0°)のピット信号があるかを検出し、その時のカウント値を用いてエラー訂正を行なう構成のものである。

このような構成のシフト回路では、1ピットのシフトに1クロックを要するため、入力データのピット数が大きくなるとシフトに時間がかかる欠点がある。

(発明が解決しようとする問題点)

この発明は前述の事情に鑑みなされたもので、 従来のシフト回路では1クロック毎に1ピットシフトする構成なので、入力データのピット数が大きくなるとシフトに時間がかかった点を改善し、クロックとは無関係にピットシフトを行なえるようにし、高速動作が可能なシフト回路を提供することを目的とする。

(作用)

前記構成のシフト回路にあっては、各基本シフト回路のシフト動作が選択回路によるピット信号の切換え動作によって行われるので、クロックとは無関係に何ピットものピットシフトを高速に行なうことが可能となる。

(実施例)

以下、図面を参照してこの発明の実施例を説明する。

[発明の構成]

(問題点を解決するための手段)

この発明によるシフト回路にあっては、nピ ットの入力信号 (Al, A2, ··· An) より成る 入力データに対し、 n ≥ 2 ° なる関係を満たす m の最大値をmaとしma+1個の基本シフト回路 Si (1 - m A , m A -1, …… O) の級統接続を 備え、各基本シフト回路Siは、nビットの入力 データのうち最上位ピットから上位2 ' ピット目 までのピット信号に所定の内容のピット信号が含 まれているか否かを検出する検出回路と、この検 出回路の検出信号に応じて切換え制御され所定の 内容ピット信号が含まれる場合には入力データを そのまま次段の基本シフト回路に出力し、含まれ ない場合には2′+1ビット目の信号が最上位ビ ットになるように入力データの母上位ビットか ら上位2「ピット目までの各ピット信号に代えて 2 ' ビット目よりも下位の各ピット信号を次段の 基本シフト回路の上位ビット側に切換え出力する 選択回路とを具備していることを特徴とする。

第 2 図は第 1 図のシフト回路 1 を詳細に示すもので、シフト回路 1 は基本シフト回路 Sm_A 、 Sm_A-1 、…… So の綴続接続により構成される。ここで m_A は、 $n \ge 2$ * の関係を満たすmの最大値であり、例えば n=1 5 の時すなわち扱う入力データが 1 5 ピットの場合には、 $m_A=3$ となり、シフト回路 1 は m_A+1 個すなわち4 個の基本シフト回路 S 3 、S 2 、S 1 、S 0 で構成される。

即ち、例えば入力データが15ビットの場合、 前述のようにシフト回路1は4個の基本シフト回路1は4個の基本シフト目路1は4個の基本シフト目 いの路 S 3 ~ S o の縦続接続より構成されるが、シフト の路 S 3 は 最上位ビットから 2 ³ ~ 8 ビット目 までに "1"が含まれずそれらが全て "0"の時 にその入力データに対して8 ビットのシフトを行 ない、また最初の8 ビット目までに "1"が含まれる時はシフトを行なわず次段の基本シフト回路

らレジスタ2 への出力は"1"となる。

この結果、各基本シフト回路からレジスタ2へ 出力されるデータは「1001」となり、これに よって全体で9ピットのピットシフトが行なわれ たことが示される。

第3図は前述した基本シフト回路の具体的な構成の一例を示すもので、この図は基本シフト回路 Sm A に対応するものである。

ノアゲート10には入力データの最初の2 m ^ ピット目までの信号 A 1 , A 2 , … A 2 m ^ が入力され、その出力はレジスタ2 へ送られると共に、オアゲート11a , 12a , 13a , … 1na の一方の入力にそれぞれ供給される。また、ノアゲート11b , 出力は、インバータ I o を介してオアゲート11b , 12b , 13b , … 1nb の一方の入力にそれぞれ供給される。

オアゲート 11a , 12a , 13a , … 1na の他方の 入力には、それぞれ対応して入力信号 A 1 , A 2 , A 3 , … A n がインバータバータ I 1a, I 2a, I 3a, … I naを介して供給される。また、オアゲ S2にそのまま入力データを伝達する。

入力データ Ai~ Anの内容が「000000000100000」 の場合には、最初の8ピット目までが全て *0* であるので基本シフト回路S3 は8ピットのシフ トを行ない、次段の基本シフト回路S2へデータ 「0100000000000000 」を出力する。この時、基本 シフト回路S3 からレジスタ2 への出力は"1" となる。基本シフト回路S2は、入力データの母 初の4ピット目までに"1"が含まれるのでシフ トを行なわず入力テータ「010000000000000 」を そのまま基本シフト回路SLへ出力する。この時、 基本シフト回路S2 からレジスタ2 への出力は *O* である。同様に基本シフト回路 S 1 におい ても、入力データの最初の2ピット目までに"1" が含まれているのでシフトは行なわずそのままデ ータを出力し、レジスタ2 へは "O" を出力する。 拡本シフト回路 S 1 は、入力データの最初の 1 ビ ット目が"0"であるので1ビットのビットシフ トを行ない、「10000000000000 」を出力データ として出力する。この時、基本シフト回路S1か

ート 11b , 12b , 13b , … 1nb の他方の入力には、それぞれ対応して入力信号 A 1 + 2 ^{m A} , A 2 + 2 ^{m A} , A 3 + 2 ^{m A} , … A n + 2 ^{m A} がインパータ I 1b, I 2b, I 3b, … I nbを介して供給される。

オアゲート11a , 11b の各出力は共にナンドゲート N 1 の入力に供給され、このナンドゲート N 1 からの出力が次段に設けられる基本シフト回路への第 1 ピット目の出力信号となる。 同様に、オアゲート 12a , 12b の各出力はナンドゲート N 3 の入力にそれぞれ供給され、これらナンドゲート N 2 , N 3 からの出力は次段に設けられる基本シフト回路への第 2 , 第 3 ピット目の出力信号となる。

A 1+2ⁿⁿⁿ , A 2+2ⁿⁿⁿ , A 3+2ⁿⁿⁿ ,
… A n+2ⁿⁿ はそれぞれ入力データの 1 + 2ⁿⁿ
ビット目、2 + 2ⁿⁿ ビット目、3 + 2ⁿⁿ ビット目、… n + 2ⁿⁿ ビット目の信号であるが、これらの内で入力データのビット数を上回るものに

ついては、全て"0"が供給される。つまり、入 カデータが15ピットである場合には、mょ=3 となるので、 A 8+23 以降の信号がそのピット数 を上回ることになり、それらには全て"0"が供 給される。このように構成される基本シフト回路 では、入力信号 A 1 ~ A 2 A か全て * 0 ° で ・1 * が含まれてない時にはノアゲート10の出力 が " 1 " となるので、オアゲート 11a , 12a , … lna の一方の入力にはそれぞれ"1"が入力され、 オアゲート11b , 12b , …1nb の一方の入力には インバータ10 によってそれぞれ "0" が入力さ れる。したがって、ナンドゲートN1,N2,… Nn からはそれぞれピット信号 A 1+2 M A , A 2+ 2 ⁿ ^A , … A n+2 ⁿ ^A が選択されて出力される。 また、入力信号 A 1 ~ A 2 ^{11 A} に * 1 * が含ま れている時にはノアゲート10の出力が *0 *とな るので、オアゲートlla 、l2a 、…lna の一方の 入力にはそれぞれ"0"が入力され、オアゲート 11b , 12b , … 1nb の一方の入力にはインパータ Ioによってそれぞれ"1"が入力される。した

トデータの内容が "1" であるビット位置を検知する場合を説明したが、 "0" を検知することも同様の構成で実現することができる。

[発明の効果]

以上のようにこの発明によれば、クロックとは 無関係にピットシフトを行なうことができるので、 特にピット数の多いデータのシフト動作を高速に 行なうことが可能となる。


4. 図面の簡単な説明

いシフト回路、2 … レジスタ、S m A ~
 S o … 基本シフト回路。


出願人代理人 弁理士 鈴江武彦


このように、本願発明のシフト回路にあっては、 基本シフト回路 S m x が、 n ピットの入力データ のうち最上位ピットから上位2 ** ピット目まで のピット信号に所定の内容のピット信号が含まれ るか否かを検出し、所定の内容のピット信号が含 まれる場合には入力データをそのまま次段の基本 シフト回路に出力し、含まれない場合には入力デ ータの最上位ピットから上位2 ª^ ピット目まで の各ピット信号に代えて2 4 + 1 ピット目の信 号が最上位ピットになるように2m^ ピット目よ りも下位の各ピット信号を次段の基本シフト回路 の上位ピット側に切換え出力する構成であるので、 従来のようにクロックを用いたシフト動作を行な うことなく何ピットものピットシフトをピット信 号の切換え選択によって行なえるので、そのシフ ト速度を向上させることが可能となる。

尚、この実施例では、入力データにおいてビッ



第1図





第 3 図